JP 404219455 A 409 1992


.54) SEMICONDUCTOR ELEMENT

11: 4-219966 (A) 40 11:51991 19-7P 21: Acol No. 1-411457 22-25-25-25-3 11: FUNTSU ETD 70 8:140881: WUWARARA(8)

(51) Int. CF. H01L25 (65, H01L25 07, H01L25 18

PURPOSE: To enhance the mounting efficiency of a semiconductor element.

CONSTITUTION: A plurality of only holding seats 3 are formed at the inside of a package main body 2 where external terminals are formed on its one face. A semiconductor chip 4 is fixed and bonded to each chip holding seat 3. Said semiconductor chip 4 is connected to the external terminals 1 by using proper means. Said semiconductor chip 4 is sealed with a sealing cap 5.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出類公開番号

特開平4-219966

(43)公開日 平成4年(1992)8月11日

(51) Int.Cl.*		黛別記号	庁内登理番号	号 FI		技術表示箇所		
HOIL	25/065							
	25/07							
	25/18		7638 – 4 M	HOIL				
					25/ 08	Z		
					審査請求	未請求	請求項の数2(全 4 頁)	
(21)出顯番号		特 頌 平2-412457		(71)出魔人	000005223 富士通株式会社			
				i i				
(22)出願日		平成2年(1990)12.		神奈川	県川崎市中	中原区上小田中1015番地		
				(72)発明者	▲くわ'	▼原 清		
					神奈川、	具川崎市中	原区上小田中1015番地	
					富士通	床式会社内	7	
				(72)発明者	維山 7	資▲たか▼	,	
					神奈川,	具川崎市 中	原区上小田中1015番地	
				+	富士通	株式会社内		
				(72) 発明 費	住吉。	减.	4 ,	
					神奈川,	黒川崎市中	原区上小田中1015番地	
					漢字項	床式会社内	4	
				(74)代理人	弁理士	山川 雅	生男 (外1名)	
							最終頁に続く	


(54) 【発明の名称】 半導体素子

(57).【褒約】

【目的】本発明は半導体素子に関し、実装効率の向上を 図ることを目的とする。

【構成】片面に外部端子1を設けたパッケージ本体2内部に複数のチップ保持座3を形成し、各チップ保持座3には半導体チップ4を固着するとともに、該半導体チップ4と外部端子1とを適宜手段にて接続し、前記半導体チップ4をシールキャップ5にて封止して構成する。

本発明の実施例を示す問



【特許請求の範囲】

【請求項注】 ・中面に外部端子(()を設けた/ ・ケージ 4体(1)内部に複数のチップ保持座(3)を形成し、各チッ で保持液(3) には半導体チップ(4) を過ぎするとともに、 液半導体チップ(1) と外部端子(1) とを適宜手段にて接続 、前記台運体モップ(4)をジールキーップ(5)にて財止 してなる中導体展子。

【請求項2】 伝熱性の良好な材料で形成されたビート シング選材(6) に複数のチップ保持座(3,3)を形成し、一 湖に外部端子(1)を設けたベース基板(7)上に固着された。10。 5連依チュア(4)の背面を前記チュア保持室(3)に因著 」でなる半導体基子。

【発明の詳細な説明】

[1000]

【産業上の利用分野】広発明は、当道体界子に関するも **かである。**

【0002】近年のコンピュータシステムを初めとする - 4千機器の高速化に伴い、電子機器本体の設置内に実装 される半導体鼻子にも高密度な実装が要求されている。

【従来の技術】従来、単導体差子は、唯一のデップを財 止して形成されていた。

[0004]

【発明が解決しようとする課題】しかし、 と述した従来 例においては、該差子を実装する際にチップの関数分の こりアが塔板上に必要になり、全体の実装功率の向上に 限界があるという欠点を有するものであった。

【0005】 お発明は、以上の欠点を解消すべくなされ たちのであって、実装功事の向上を図ることのできる半 #体幕子を提供することを目的にする。

[0006]

【課題を解決するための手段】 お発明によれば上記目的 は、耳施例に対応する図上に示すように、片面に外部溝 子!を設けたパッケージ本体2内部に複数のチップ保持座 3を形成し、各チップ保持座3には半導体チップ1を顕著 するとともに、該半導体チップ4と外部端子1とを適宜手 設に丁接続し、前記半導体チップ(をジールキャップ5に 一封止してなる半導体業子を提供することにより達成さ かる.

で形成されたビートシング選材がに複数のデリマ保持座 1.5を形成し、一端に外部端子1を設けたペース基板7と 1周春された声響体チュアの背面を前記デップ保持で3 に調査してなる半導体業子によっても達成することがで

(00081

【作用】上記構成に基づき、バッケージは体1内部に形 |吃された複数の子の工保持癌別には、治療体子の工(が結 視されて問責される。

準体チップ4を収容することが可能となり、実装面積の 重少が図られる。

【0010】また、チップ保持座3をヒートシンク部材6 に形成した場合には、放熱効果が向上する。

[0.011]

【復施例】以下、本発明の望ましい実施例を派付図面に 生ついて詳細に説明する。

【0.01.2】図1は本発明の運施側を示すもので、図中 2はパッケージ 4体、5は後述する半導体チップ4をパッ ゲージを体2内に封止するためのシールギャップであ る。上記パッケージは体2は、中間部に段部3を有して略 有底枠状に形成されており、該バッケージを体2の底壁 部9、および段部8には、複数のワイヤポンディングパッ N10.10・が設けられている。また、こ記パッケージを 体2の裏面には、外部端子1が設けられており、上記ワイ ヤポンディングパッド(0)と外部端子(こを確気的に接続 するために、バッケージ本体2には、バッケージ内配線1 しが形成されている。

【0013】さらに、上記パッケージ本体2の段部9には LO ベース基板7が固定されており、該ベース基板7、および 上記パッケージ本体2の底壁部9によりチップ保持座3が 構成され、これらチップ保持座3上に過音された半導体 チッパの大田ガバッド 国示せず ピンパッケージギ 体2、あるいはペース構成7の辺縁部に形成されたフィヤ ポンディンプパッド10がポンディングフィヤロにより結 歳されている。この場合、雅原端子、あるいはブランド 端子等の各半導体チップ には通する場合は、デッゴ保 持座3、あるいはパッケージ内配線11によりまとめら れ、単一の外部端子1に接続されており、『導作差子官 30 体の外部端子1数の減少が図られている。

【0014】なお、以上においては、バッケージ出体に の底壁部9をチップ保持座3として利用する場合を示した。 が、この他に、図2に示すように、ペース基板7の長襲 面をチップ保持略3として使用することも可能であり、 この場合、ペース基板1の裏面側のワイヤボンディング パッド10は、図3に示すように、スルーポーレ13を介し て裏面側に引き出された後、辺縁部のフィヤポンディン ブバッド(0)に接続される。

【0015】また、以上の例においては、パッケージを 【0007】 また、回検の目的は、伝統性の良好な材料 「印」体1内にご個の 半導体子 デザ(を実装する場合を示した が、この他に、例えば第4回に示すように、バッケージ 4体2の中央部に共第11を開設し、該共部14の両裏面を 利用して2枚のペース基板7が固定することにより、4 個の半導体チップもい・を実装することも可能である。

【0016】図るは本発明の更に他の実施例を示すもの である。この実施例は、敦熱効果を向上させたもので、 図中6は上部に複数の放熱フィン15,15・を設けたヒート シング部材である。このピートシング部材6は、アルミ 二ウム村等の伝媒性の優れた材料で形成されており、そ 【 + + + + 1 この結果、唯一の中国体界子内に複数の中 → W → の映画部に複数のスリット状のチップ保持座3が形成さ



れ、該チップ保持座3に半導体チップ4の背面部が固着さ れ、適宜手段にて封止されている。上記半導体チップト はペース基板7上に固着されており、半準体チップ4の入 出力パッドは、図示しないワイヤを介してペース基板で に設けられた外部端子はは接続されている。

[0017]

【発明の効果】以上の説明から明らかなように、本発明 による半導体森子によれば、該森子内に複数の半導体チ ップを封入することができるので、実装密度を向上させ ることができる。

【図面の簡単な説明】

【図1】本発明の実施例を示す図である。

【図2】本発明の他の実施例を示す図である。

【図3】図2の要部拡大図である。

【図4】本発明の他の実施例を示す図である。

【図5】 本発明の更に他の実施例を示す図である。 【符号の説明】

1 外部端子

2 パッケージ本体

3 チップ保持座 4 半導体チップ

10 5 シールキャップ


6 ヒートシンク部材


7 ペース基板

[32]




本発明の実施例を示す図






(**3**31

図2の要部拡大図




[国4]

本売明の他の実施例を示す300



[35]



フロントページの続き

(72) 発明者 香井 秀久 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内